基于FPGA的SOPC嵌入式数字频率计的设计与研究

来源：56doc.com 资料编号：5D23747 资料等级：★★★★★ %E8%B5%84%E6%96%99%E7%BC%96%E5%8F%B7%EF%BC%9A5D23747

资料以网页介绍的为准,下载后不会有水印.资料仅供学习参考之用. 密保惠帮助

资料介绍

基于FPGA的SOPC嵌入式数字频率计的设计与研究(中文2000字,英文PDF)
摘要：本文提出了一种基于可编程芯片系统的SOPC嵌入式数字频率计的设计方案。设计采用Cyclone系列的FPGA为核心，嵌入8051 IP核作为MCU，完成系统频率的产生和检测。数字频率计系统使用Bresenham算法产生指定频率并使用测量频率和周测量的测量方法来完成频率测量。频率确定的范围是0.1Hz-10MHz。整个系统设计小型化，采用单片机完成系统的主要逻辑功能。该系统运行稳定，对于SOPC技术在工业设计中的应用起着重要作用。
关键词：SOPC，数字频率计划，8051 IP核。