基于FPGA的无线数据采集系统设计
来源:56doc.com 资料编号:5D26834 资料等级:★★★★★ %E8%B5%84%E6%96%99%E7%BC%96%E5%8F%B7%EF%BC%9A5D26834
资料以网页介绍的为准,下载后不会有水印.资料仅供学习参考之用. 密 保 惠 帮助
资料介绍
基于FPGA的无线数据采集系统设计(任务书,开题报告,论文14300字)
摘 要
基于FPGA(Field Programmable Gate Array)的图像处理克服了定制电路灵活性差,无线图像传输存在的数据量过大、传输带宽受限等缺点,具备高速并行的特点,提出一种基于FPGA+ZigBee的图像采集及无线数据传输方案,有效利用FPGA灵活性强的优势可以方便后续进行图像处理算法的验证工作。本文使用Xilinx公司的ISE软件进行开发,采用Verilog硬件描述语言实现接口与各功能模块的硬件化,用OV5640作为图像采集系统,采集到的图像实时存放在DDR3 SDRAM中,FPGA控制采用“乒乓操作”控制图像数据的实时写入与读出,并驱动VGA实时读出图像数据在显示器中进行显示,图像数据通过ZigBee传到上位机中,通过串口调试助手显示接收到的图像数据。
关键词:FPGA 图像采集 无线传输 ZigBee
Design of Wireless Data Acquisition System Based on FPGA
Abstract
Image processing based on FPGA (Field Programmable Gate Array) overcomes the disadvantages of poor custom circuit flexibility, large amount of data in wireless image transmission, and limited transmission bandwidth. It has the characteristics of high-speed parallelism and proposes an image based on FPGA+ZigBee. The acquisition and wireless data transmission scheme can effectively utilize the advantage of FPGA flexibility to facilitate the subsequent verification of image processing algorithms. This article uses Xilinx's ISE software development, using Verilog hardware description language to achieve the hardware interface and various functional modules, using OV5640 as an image acquisition system, the captured image is stored in DDR3 SDRAM in real time, FPGA control using "ping pong operation" Control the real-time writing and reading of the image data, and drive the VGA to read the image data in real time and display it on the display. The image data is transmitted to the upper computer through ZigBee, and the received image data is displayed through the serial debugging assistant.
Keywords: FPGA; image acquisition; wireless transmission; ZigBee
目录
摘要 I
ABSTRACT II
第一章 绪论 1
1.1 课题背景与意义 1
1.2 图像采集与传输的发展现状和趋势 1
1.2.1 国内外研究发展状况 1
1.2.2 图像采集与无线数据传输的发展趋势 2
1.3 FPGA技术概况 3
1.4 课题任务 4
第二章 无线数据采集系统组成及器件选型 6
2.1 系统模块划分 6
2.2 模块器件选择方案 7
2.2.1 图像采集模块 7
2.2.2 存储模块 8
2.2.3 无线传输模块 10
第三章 控制系统设计 12
3.1 控制系统总体设计框图 12
3.2 系统各模块设计方法 13
3.2.1 OV5640上电等待模块设计 14
3.2.2 寄存器配置模块设计 16
3.2.3 图像采集模块设计 19
3.2.4 DDR3读写控制模块设计 21
3.2.5 VGA图像显示模块设计 26
3.2.6 无线数据传输模块设计 28
3.2.7 时钟复位管理模块 31
第四章 系统调试 33
4.1 硬件平台搭建 33
4.2 实验现象 34
第五章 总结与展望 36
5.1 总结 36
5.2 展望 36
参考文献 38
致谢 40
附录一 RTL原理图 41
附录二 主要程序代码 42
|